FPGA如何接受單精度浮點(diǎn)數(shù)據(jù)?任何數(shù)據(jù)在FPGA底層都是以二進(jìn)制形式表示，對(duì)于單精度浮點(diǎn)數(shù)，是由32位二進(jìn)制表示，只不過是基于IEEE標(biāo)準(zhǔn)格式進(jìn)行表示，所以只需傳輸標(biāo)準(zhǔn)格式的32位單精度浮點(diǎn)數(shù)即可，具體32位單精度浮點(diǎn)如何表示，下面一一道來。

1、單精度浮點(diǎn)數(shù)組成

浮點(diǎn)數(shù)組成由階碼和尾數(shù)兩部分，其根據(jù)是下面公式。

具體IEEE754單精度浮點(diǎn)格式：

其中，S為符號(hào)位，E為階碼，D為尾數(shù)（即浮點(diǎn)數(shù)的小數(shù)部分）。

在FPGA中浮點(diǎn)數(shù)格式為32位的，具體如下圖所示。

所以只需按照上述格式傳輸?shù)紽PGA即可。

下面舉例說明十進(jìn)制數(shù)178.125，如何表示成單精度浮點(diǎn)數(shù)：

1、將十進(jìn)制數(shù)按照二進(jìn)制格式表示，如下：

178.125=10110010.001B

=1.0110010001x2……7（2的7次冪）

2、提取處階碼E

指數(shù)E=7+127=134（二進(jìn)制10000110B）

127是單精度浮點(diǎn)數(shù)應(yīng)加的指數(shù)偏移量

3、完整的浮點(diǎn)數(shù)形式為，第一個(gè)零是符號(hào)位，因?yàn)槭钦龜?shù)，然后是階碼E，小數(shù)部分：

十六進(jìn)制表示：32‘h43322000(FPGA中的數(shù)據(jù))。

對(duì)此還有任何疑問可以留言，相互探討，點(diǎn)點(diǎn)關(guān)注。