從長遠(yuǎn)利益來看小米放棄澎湃芯片的研發(fā)是明智之舉嗎？
從長遠(yuǎn)看，小米放棄澎湃芯片當(dāng)然不是明智之舉，因為SOC芯片是智能手機(jī)的靈魂，所謂“有趣的靈魂萬里挑一”，如果有自研SOC芯片，小米手機(jī)就有了差異化的靈魂，才可能沖破性價比對品牌提升的束縛。何況前面還有一個成功的華為在做榜樣。
別忘了，榜樣的力量是無窮的。
其實，小米并沒有放棄澎湃芯片，今年1月份小米產(chǎn)品總監(jiān)王騰在社交媒體做出過回應(yīng)：
沒有放棄澎湃芯片；
跳票是因為芯片研發(fā)比想象中困難；
燒錢太快，超出想象；
現(xiàn)在，網(wǎng)上有不少文章拿華為和小米自研芯片對比，然后嘲笑小米。這種做法很膚淺，因為華為做芯片也走了不少彎路（這方面可以參考我過去的回答）、交了數(shù)以億計的學(xué)費的。
那么，澎湃芯片為何一再跳票呢？答案是，芯片集成設(shè)計確實太難了。
有人會說，手機(jī)SOC芯片設(shè)計（集成設(shè)計）不就是買IP核，然后組裝到一起嗎，這和用電烙鐵焊電子元件差不多。
這么說的話，華為海思會第一個跳出來說：NO……
芯片設(shè)計主要分前端和后端。
前端設(shè)計依次包括系統(tǒng)設(shè)計、RTL設(shè)計、邏輯綜合和門級網(wǎng)表；后端設(shè)計依次包括物理設(shè)計、出版圖。
為避免糊涂，我深入解釋一下：
系統(tǒng)設(shè)計描述電路的功能，簡單說就是這款芯片具有什么功能，重點在算法，變不成具體電路；
RTL設(shè)計是使用Verilog（Verilog屬于硬件描述語言，還有一種是VHDL）語言“寫”出具體電路，也就是建模；
RTL設(shè)計得到的是源代碼，還不是我們用顯微鏡看到的芯片中的電路，因此需要被編譯成具體電路，這就是邏輯綜合；
邏輯綜合會得到門級網(wǎng)表（netlist）的文件，它描述了電路的門級結(jié)構(gòu)、門級電路等，說多了怕嚇跑讀者，你可以理解成電路的示意圖（這是個粗淺的類比，準(zhǔn)確的稱呼是集成電路的邏輯結(jié)構(gòu)）；
那么，后端設(shè)計的物理設(shè)計又是啥玩意呢？簡單說就是芯片的具體電路結(jié)構(gòu)，包括規(guī)劃、布局和布線，接地氣兒說就是，把前端設(shè)計的東西變成具體電路，同時完整塞到指甲蓋大小的芯片內(nèi)，相當(dāng)于建房子時詳細(xì)的房間大小、門窗、家具、電路走向等等布局。
這一步完成后，就可以輸出版圖文件，它包含了電路的拓?fù)浣Y(jié)構(gòu)和元件特征，是芯片的最終圖紙。芯片制造商比如臺積電拿到這張版圖就可以造出芯片。
芯片設(shè)計流程說完了，看起來和設(shè)計洗衣機(jī)沒什么差別。
但差別真的是天壤之別，因為手機(jī)SOC芯片相對于家電芯片設(shè)計，難度相當(dāng)于造飛機(jī)和造拖拉機(jī)的區(qū)別（董小姐喊造空調(diào)芯片真不是吹的，因為難度系數(shù)低好幾個檔次）。
上述流程中任何一個環(huán)節(jié)出了差錯，在流片（tapeout）前又沒發(fā)現(xiàn)，對不起，項目失敗，上億元打水漂。芯片業(yè)內(nèi)不乏流片失敗（其實就是設(shè)計失敗）、公司關(guān)門的故事，真的不是段子。
前面說過，ARM不是提供IP核嗎，芯片設(shè)計難度應(yīng)該降低了吧？
并沒有。
ARM提供了IP核不假，但人家只管提供“零件”（IP核），沒保證你把CPU、GPU、ISP、基帶等內(nèi)核集成到一起還能跑起來，這是高通、海思、聯(lián)發(fā)科等芯片集成設(shè)計商的事。
把眾多內(nèi)核集中到一起，需要考慮內(nèi)核連接的通信、功耗發(fā)熱、內(nèi)存控制器、緩存大小和共享級別取舍等等問題。所以，才有了高通、聯(lián)發(fā)科、華為、三星都用ARM的CPU內(nèi)核授權(quán)，但CPU跑分卻分出了三六九等。沒別的原因，就是各家集成設(shè)計能力有差別。
小米澎湃芯片一再跳票，個人猜測，還是人才遇到了瓶頸，原聯(lián)電的設(shè)計團(tuán)隊經(jīng)驗欠佳，燒了錢沒燒出成果。
最新的消息是，小米旗下的湖北小米長江產(chǎn)業(yè)基金合伙企業(yè)（有限合伙）已投資芯原微電子（上海）股份有限公司，而芯原微電是一家平臺化芯片設(shè)計服務(wù)商，算是設(shè)計界的老司機(jī)，它的加入可以一定程度彌補澎湃設(shè)計團(tuán)隊的短板。
從這里也可以看出，雷軍不大可能放棄澎湃芯片，畢竟澎湃關(guān)系到小米的品牌提升，是小米的未來。