16px怎么實(shí)現(xiàn)？

它的格式應(yīng)該是a<=b rem c; VHDL里面的這些語(yǔ)句，可能在仿真的時(shí)候可以通過(guò)，但是在綜合的時(shí)候就不能過(guò)了，必須是以2為底數(shù)可行，所以還是老老實(shí)實(shí)的編個(gè)程序來(lái)實(shí)現(xiàn)rem的功能 吧！